

CLAMPING CIRCUIT

Publication number: JP5191672

Publication date: 1993-07-30

Inventor: SUMIYOSHI HAJIME; NAMIKAWA TAKESHI

Applicant: TOKYO SHIBAURA ELECTRIC CO; TOSHIBA AVE KK

Classification:

- International: H04N5/18; H04N5/18; (IPC1-7): H04N5/18

- European:


Application number: JP19920002031 19920109

Priority number(s): JP19920002031 19920109

Report a data error here

Abstract of JP5191672

PURPOSE: To clamp a video signal output without sagging even when a capacitor prepared in an integrated circuit is used as a capacitor for clamping. **CONSTITUTION:** In the clamping circuit provided with differential comparator circuits Q3, Q4, Q1 and IO to compare the pedestal potential of a video signal with a prescribed voltage, switch means Q2 to turn on the differential comparator circuits when a clamp pulse is inputted, capacitor Cx for holding a clamp potential while being charged by the comparative currents of the differential comparator circuits and level shift means 3 to level shift the pedestal potential of the inputted video signal based on the potential of the capacitor Cx, to feed back the potential to the differential comparator circuits and on the other hand, to output the video signal as a pedestal clamped video signal, a current offset means 1 is provided at a passage for transmitting the comparative currents of the differential comparator circuits to the capacitor Cx so as to transmit only the comparative current higher than a fixed current value to the capacitor Cx.



Data supplied from the esp@cenet database - Worldwide

(19) 日本国特許庁 (J P)

(12) 公開特許公報 (A)

(11) 特許出願公開番号

特開平5-191672

(43) 公開日 平成5年(1993)7月30日

(51) Int.Cl.⁵

H 0 4 N 5/18

識別記号

庁内整理番号

A 8626-5C

F I

技術表示箇所

審査請求 未請求 請求項の数 1 (全 7 頁)

(21) 出願番号 特願平4-2031

(22) 出願日 平成4年(1992)1月9日

(71) 出願人 000003078

株式会社東芝

神奈川県川崎市幸区堀川町72番地

(71) 出願人 000221029

東芝エー・ピー・イー株式会社

東京都港区新橋3丁目3番9号

(72) 発明者 住吉 肇

東京都港区新橋3丁目3番9号 東芝エー・

ピー・イー株式会社内

(72) 発明者 並河 武司

東京都港区新橋3丁目3番9号 東芝エー・

ピー・イー株式会社内


(74) 代理人 弁理士 伊藤 進

(54) 【発明の名称】 クラмп回路

(57) 【要約】

【目的】 集積回路内に作成したコンデンサを、クラмп用のコンデンサとして用いても、映像信号出力にサグを生じることなく、クラмпできること。

【構成】 映像信号のペデスタル電位を所定の電圧と比較する差動比較回路 (Q3, Q4, Q1, I0) と、クラмпパルス入力時に、前記差動比較回路をオン動作させるスイッチ手段 (Q2) と、前記差動比較回路の比較電流によって充電され、クラмп電位を保持するためのコンデンサ (Cx) と、前記コンデンサの電位に基づき、入力される映像信号のペデスタル電位をレベルシフトし、前記差動比較回路にフィードバックする一方、ペデスタルクラмпされた映像信号として出力するためのレベルシフト手段 (3) とを具備したクラмп回路において、前記差動比較回路の比較電流を前記コンデンサに伝送する経路に、一定電流値以上の比較電流しか前記コンデンサに伝達させない電流オフセット手段 (1) を設けたことを特徴とするものである。これにより、集積回路内にクラмп用コンデンサ (Cx) を形成しても、映像信号出力にサグを生じることがない。



【特許請求の範囲】

【請求項1】映像信号のペDESTAL電位を所定の電圧と比較する差動比較回路と、

クランプパルスの入力によって、前記差動比較回路をオン動作させるスイッチ手段と、

前記差動比較回路の比較電流によって充電され、クランプ電位を保持するためのコンデンサと、

前記差動比較回路の比較電流を前記コンデンサに伝送するための手段であって、所定値以上の比較電流のみを前記コンデンサに伝送する電流オフセット手段と、

前記コンデンサの電位に基づき、入力として供給される映像信号のペDESTAL電位をレベルシフトし、前記差動比較回路にフィードバックする一方、ペDESTALクランプされた映像信号出力を得るためのレベルシフト手段とを具備したことを特徴とするクランプ回路。

【発明の詳細な説明】

【0001】

【産業上の利用分野】本発明は、例えばカラーテレビジョン受像機において、映像信号のペDESTALレベルをクランプするためのクランプ回路に関する。

【0002】

【従来の技術】従来、カラーテレビジョン受像機において、輝度信号の直流再生などに用いられているペDESTALクランプ回路は、図6に示すように構成されている。

【0003】図6において、差動対を成すトランジスタQ3、Q4とトランジスタQ1及び定電流源I0は所定の直流電圧V1と映像信号のペDESTAL電圧とを比較する差動比較回路を構成するもので、トランジスタQ3のベースは所定電圧を与える直流電源V1に接続し、トランジスタQ3のコレクタはトランジスタQ5と抵抗R1を直列に介して直流電源ラインVccに接続している。トランジスタQ5のコレクタ・ベース間は共通に接続している。また、トランジスタQ4のコレクタはトランジスタQ6と抵抗R2を直列に介して直流電源ラインVccに接続している。トランジスタQ6のコレクタ・ベース間は共通に接続している。トランジスタQ3、Q4のエミッタは共通に接続されており、その共通エミッタはトランジスタQ1と電流源I0を直列に介して基準電位点に接続している。トランジスタQ1のベースは所定電圧を与える直流電源V2に接続している。トランジスタQ1のエミッタと直流電源ラインVcc間には、トランジスタQ2が接続しており、Q2のベースには端子2から負極性のクランプパルスが供給されるようになっている。

【0004】一方、前記トランジスタQ6のベースはトランジスタQ8のベースに共通に接続している。トランジスタQ8のエミッタは抵抗R3を介して直流電源ラインVccに接続している。トランジスタQ6、Q8はカレントミラー回路を構成している。トランジスタQ8のコレクタはトランジスタQ9と抵抗R5を直列に介して基準電位点に接続している。また、前記トランジスタQ5

のベースはトランジスタQ7のベースに共通に接続している。トランジスタQ7のエミッタは抵抗R4を介して直流電源ラインVccに接続している。トランジスタQ5、Q7はカレントミラー回路を構成している。トランジスタQ7のコレクタはトランジスタQ10と抵抗R6を直列に介して基準電位点に接続している。トランジスタQ10のコレクタ・エミッタ間は共通に接続し、Q9のベースとQ10のベースは共通に接続している。

【0005】トランジスタQ8のコレクタは外部接続端子Tに接続する一方、オペアンプOP2の出力端と非反転入力端間を共通接続して成るボルテージフォロアの非反転入力端子に接続している。外部接続端子Tと基準電位点間にはクランプ電位を保持するための外部コンデンサCxが接続している。オペアンプOP2によるボルテージフォロアとオペアンプOP1による非反転増幅回路は、外部コンデンサCxの電圧に基づいて映像信号を入力をレベルシフトし、前記差動比較回路のQ4ベースに供給するためのレベルシフト回路を構成している。ボルテージフォロアの出力端は、抵抗R8を介してオペアンプOP1の反転入力端子に接続し、オペアンプOP1の非反転入力端子には端子4から映像信号が入力されるようになっている。オペアンプOP1と抵抗R8、R7は非反転増幅回路を構成しており、その出力は前記差動比較回路のトランジスタQ4のベースに供給（フィードバック）される一方、端子5から映像信号出力として導出されるようになっている。

【0006】上記の回路においては、オペアンプOP1による非反転増幅回路の非反転入力端子に映像信号が入力され、トランジスタQ2のベースに負極性のクランプパルスが前記映像信号のペDESTAL期間に入力されると、その期間にトランジスタQ2はオフになり、前記差動比較回路はオン動作しねQ1、Q3～Q6及びQ8はオンし、Q4に比較電流が流れ、これと同等の電流がQ8のコレクタに流れることによってコンデンサCxが充電される。映像信号の映像期間にはトランジスタQ2がオンし、Q4のベース電位がV1にクランプされているので、Q3、Q4は平衡し、Q4に比較電流が流れず、コンデンサCxはペDESTAL期間の電位を保持している。オペアンプOP1から出力される映像信号のペDESTAL電位は、オペアンプOP1の反転入力端子に供給される電位（即ちコンデンサCxに充電されている電圧）に基づいてレベルシフトされ、前記差動比較回路のQ4ベースにフィードバックされる。したがって、トランジスタQ3、Q4は所定の電位V1と映像信号のペDESTAL電位とを比較し、比較電流をCxに供給することにより、映像信号のペDESTAL電位を電位V1にするようにする。このようにして、フィードバック方式のクランプ動作が行われている。

【0007】ところで、上記の構成においては、クランプ電位を保持するためのコンデンサCxは、集積回路の

3

外部部品となっており、集積回路として見た場合に接続ピンTが必要であると共に、周辺部品として外部にコンデンサCxが存在していた。クランプ電流100μA～数百μAに対し、クランプ用のコンデンサCxは0.01μF～数μFとなっていた。

【0008】近年、接続ピンの削減と外付け部品の削減のため、クランプ用のコンデンサCxを集積回路内に取り込み、ピン数の削減、周辺部品の削減を図る試みがされている。

【0009】しかし、集積回路で作成できるコンデンサの容量は、せいぜい数十pF程度であるため、従来回路と同程度の時定数を得るためには、クランプ電流を微小電流化(数μA以下)にする必要性が出てくる。

【0010】しかしながら、図6の回路のコンデンサCxを数十pF、定電流源I0を数μAとしただけでは問題が発生する。

【0011】つまり、映像信号が台形波状の信号の場合、トランジスタQ1のコレクタ・サブ容量やリーク電流の影響が出て、映像信号出力にサグが生じるという問題があった。

【0012】これを、図7をもとに説明する。

【0013】図7は図6の回路のトランジスタQ3、Q4、Q1、I0から成る差動比較回路の映像期間の等価回路を示している。

【0014】映像期間にはQ2がオンし、Q4のベース電位がV1にクランプされているので、Q3、Q4は平衡し、Q4に比較電流は流れない状態にあるが、トランジスタQ1にはリーク電流が流れる。トランジスタQ1のリーク電流をI1、トランジスタQ1のコレクタ・サブ容量とベース・コレクタ容量の和をC0とすると、図6の差動比較回路は、図7のように表せる。

【0015】図8は矩形波状の映像信号が入力された場合の回路各部の信号波形を示す。(a)は端子4に供給される映像信号入力波形、(b)はトランジスタQ3、Q4のエミッタ電圧波形、(c)はトランジスタQ4のコレクタ電流I4cの波形、(d)はコンデンサCxの電圧波形、(e)はトランジスタQ4のベース電圧波形(端子5の映像信号出力の波形)を示している。

【0016】集積回路における容量C0の値は、0.1pF～0.数pFである。今、集積回路内のクランプ用コンデンサCxを20pFに選ぶと、Q4のコレクタ電流I4cは容量C0によって図8の如く流れ(C0によるエミッタピーキングの電流が流れ)、Cxは図8(e)の矩形波の立ち上がり時にコレクタ電流I4cによって充電が行われ、Cxの電圧波形には図8(d)に示すように段差Vcxを生じる。

【0017】Vcxの値は容量C0とCx、Q4の波高値Vinによって決まり、Vcxはほぼ、 $V_{cx} = V_{in} \cdot (C_0 / C_x)$

となる。よって、この段差Vcxに基づき、オペアンプO

4

P1による増幅回路の出力端(即ち、Q4のベース)には、図8(e)に示すように矩形波パルスの立ち上がり後に、ΔV0のサグを生じる。このとき、ΔV0はほぼ、

$$\Delta V_0 = - (R_7 / R_8) \cdot V_{cx} \\ = - (R_7 / R_8) \cdot V_{in} \cdot (C_0 / C_x)$$

となる。今、Vinを3Vp-p、R7=R8、C0を0.1pF、Cxを20pFとすると、

$$\Delta V_0 = -15mV_{p-p}$$

となる。

【0018】

【発明が解決しようとする課題】上記の如く、従来回路構成では、映像期間に矩形波が入力された場合には、その矩形波のパルスの立ち上がり後に映像信号出力にサグを生じるため好ましくない。

【0019】そこで、本発明は上記の問題を解決するためのもので、集積回路内に作成したコンデンサを、クランプ用コンデンサとして用いても、映像信号出力にサグを生じることなく、ベデスタルクランプすることができるクランプ回路を提供することを目的とするものである。

【0020】

【課題を解決するための手段】本発明のクランプ回路は、映像信号のベデスタル電位を所定の電圧と比較する差動比較回路と、クランプパルスの入力によって、前記差動比較回路をオン動作させるためのスイッチ手段と、前記差動比較回路の比較電流によって充電され、クランプ電位を保持するためのコンデンサと、前記差動比較回路の比較電流を前記コンデンサに伝送するための手段であって、所定値以上の電流のみを前記コンデンサに伝送する電流オフセット手段と、前記コンデンサの電位に基づき、入力として供給される映像信号のベデスタル電位をレベルシフトし、前記差動比較回路にフィードバックする一方、ベデスタルクランプされた映像信号出力を得るためのレベルシフト手段とを具備したことを特徴とするものである。

【0021】

【作用】本発明においては、所定の電位と映像信号のベデスタル電位とを前記差動比較回路で比較し、比較電流を前記コンデンサに供給する回路に、電流オフセット機能を持たせることにより、映像信号として矩形波状パルスが入力されても、電流オフセットの値を、該パルスによって前記差動比較回路に生じる電流の波高値よりも大きく選べば、前記コンデンサに前記パルスに基づく電流が供給されることがなく、コンデンサの電圧波形に段差を生じることがなくなる。従って、集積回路内にコンデンサCxを設けても、トランジスタQ1のコレクタ・サブ容量やリーク電流の影響で、映像信号出力にサグが生じることがない。

【0022】

【実施例】実施例について図面を参照して説明する。図

1は本発明の一実施例に係るクランプ回路を概略的に示す回路図である。図1において、図6と同一部分には同符号を付して説明する。

【0023】図1において、差動対を成すトランジスタQ3、Q4と、その共通エミッタに接続したトランジスタQ1と定電流源I0とは、所定の電圧V1と映像信号のベデスタル電位とを比較する差動比較回路を構成しており、トランジスタQ1と対を成すトランジスタQ2はそのベースに供給されるクランプパルス入力の有無によって前記差動比較回路をオン、オフ動作させるものである。トランジスタQ2のベースには端子2から負極性のクランプパルスが入力されるようになっている。従来は、トランジスタQ2がオンしている状態（即ち映像信号期間）で、トランジスタQ4のベースに矩形波状パルスが供給されると、トランジスタQ4に該パルスによるコレクタ電流が流れ、コンデンサCxの電圧に段差を生じるという不具合があった。そこで、図1では、差動比較回路の比較電流をコンデンサCxに伝達する回路1内に電流オフセット特性を持たせ、一定の電流値以上の比較電流しか前記コンデンサに伝達させないように構成したことを特徴とするものである。

【0024】トランジスタQ3、Q4の比較電流出力は電流オフセット回路1内を通してカレントミラー回路を構成するトランジスタQ9、Q10のコレクタに出力され、コンデンサCxに供給されるようになっている。レベルシフト回路3は、端子4から映像信号を入力しその映像信号をコンデンサCxの電圧に基づいて、レベルシフトして前記差動比較回路のトランジスタQ4のベースに供給する一方、端子5にベデスタルクランプされた映像信号として出力する。

【0025】図2に上記電流オフセット回路1の入出力特性を示す。図2において、トランジスタQ4、Q3のコレクタに流れる電流が入力電流であり、トランジスタQ8、Q7に流れる電流が出力電流である。この入出力特性に示されるように、入力電流が予め設定された電流オフセット値を越えない限り、出力電流が得られないようになっている。換言すれば、一定の電流値以下の比較電流では前記コンデンサCxに電流が供給されないようになっている。

【0026】上記の構成においては、所定の電位と映像信号のベデスタル電位とを前記差動比較回路で比較し、比較電流を前記コンデンサCxに供給する場合に、電流オフセット回路1を通過させる構成とすることにより、映像信号に矩形波状パルスが入力されても、電流オフセットの値を、該パルスによるトランジスタQ4のコレクタ電流（比較電流）の波高値よりも大きく選べば、前記コンデンサCxに前記パルスに基づく比較電流が供給されることがなく、コンデンサCxの電圧波形に段差を生じることがなくなる。従って、集積回路内にコンデンサCxを設けても、トランジスタQ1のコレクタ・サブ容

量やリーク電流の影響で、映像信号出力にサグが生じることがなくなる。

【0027】図3は図1のクランプ回路構成の一実施例を示す回路図である。

【0028】図3において、図6と同一部分には同符号を付して説明する。図6と異なる点は、トランジスタQ5のベース・エミッタ間に抵抗R9を接続し、トランジスタQ6のベース・エミッタ間に抵抗R10を接続した構成とするものである。破線枠にて示す部分が電流オフセット特性を持つ部分である。その他の構成は図6と同様である。図1に対応させれば、トランジスタQ5、Q6、Q7、Q8及び抵抗R1～R4、R9、R10が電流オフセット回路1に対応し、オペアンプOP1、OP2及び抵抗R7、R8がレベルシフト回路3に対応している。

【0029】上記のクランプ回路において、抵抗R9、R10により、トランジスタQ7、Q8が導通するためには、トランジスタQ3、Q4それぞれのトランジスタのコレクタ電流I3c、I4cは、トランジスタQ5、Q6の各ベース・エミッタ間電圧をVBEとし抵抗R9、R10の抵抗値をR9、R10とすると、 $I3c \geq VBE/R9$ 、 $I4c \geq VBE/R10$ でなければならない。従って、逆に、 $VBE/R9$ 、 $VBE/R10$ を、コレクタ電流I3c、I4c（図8(c)参照）の波高値より大きく設定すれば、映像信号出力にサグを生じるのを防止できる。

【0030】具体的には、I0を100μA、R9=R10=50kΩ、R1=R2=1kΩ、R3=R4=100kΩと選ぶことで達成することができる。

【0031】図4は図1のクランプ回路構成の他の実施例を示す回路図である。図4において、図6と同一部分には同符号を付して説明する。図6と異なる点は、トランジスタQ3、Q4の各コレクタとトランジスタQ5、Q6の各コレクタとの間に、トランジスタQ11、Q12と抵抗R9、R10から成る電流オフセット特性を持つ回路を挿入したものである。抵抗R9はトランジスタQ11のベース・エミッタ間に接続され、抵抗R10はトランジスタQ12のベース・エミッタ間に接続され、Q11、Q12のベースは共に直流電圧源V3に接続されている。

【0032】その他の構成は図6と同様である。図1に対応させれば、トランジスタQ5、Q6、Q7、Q8、Q11、Q12、直流電圧源V3及び抵抗R1～R4、R9、R10が電流オフセット回路1に対応し、オペアンプOP1、OP2及び抵抗R7、R8がレベルシフト回路3に対応している。

【0033】上記回路で、トランジスタQ11、Q12の各ベース・エミッタ間電圧をVBEとすると、 $VBE/R9$ 、 $VBE/R10$ を、コレクタ電流I3c、I4c（図8(c)参照）の波高値より大きく設定すれば、コンデンサCxには映像期間に電流は供給されず、映像信号出力にサグを生じることはない。

【0034】図5は図1のクランプ回路構成のもう1つの他の実施例を示す回路図である。図5において、図6と同一部分には同符号を付して説明する。図6と異なる点は、トランジスタQ5、Q7によるカレントミラー回路の出力電流側のトランジスタQ7と、トランジスタQ6、Q8によるカレントミラー回路の出力電流側のトランジスタQ8に、電流オフセット特性を持つ回路を挿入したものである。即ち、トランジスタQ7、Q11の各コレクタとトランジスタQ8、Q9の各コレクタとの間に、トランジスタQ11、Q12と抵抗R9、R10から成る電流オフセット特性を持つ回路を挿入したものである。図4の場合と同様、抵抗R9はトランジスタQ11のベース・エミッタ間に接続され、抵抗R10はトランジスタQ12のベース・エミッタ間に接続され、Q11、Q12のベースは共に直流電圧源V3に接続されている。その他の構成は図6と同様である。図1に対応させれば、トランジスタQ5、Q6、Q7、Q8、Q11、Q12、直流電圧源V3及び抵抗R1～R4、R9、R10が電流オフセット回路1に対応し、オペアンプOP1、OP2及び抵抗R7、R8がレベルシフト回路3に対応している。

【0035】上記回路で、トランジスタQ11、Q12の各ベース・エミッタ間電圧を V_{BE} とすると、 $V_{BE}/R9$ 、 $V_{BE}/R10$ を、コレクタ電流 I_{3c} 、 I_{4c} (図8(c)参照)の波高値より大きく設定すれば、コンデンサCxには映像期間に電流は供給されず、映像信号出力にサグを生じることはない。

【0036】

【発明の効果】以上述べたように本発明によれば、集積回路内で作成できるコンデンサを、ペDESTAL電位をクランプするためのコンデンサとして用いても、映像信号

の内容によってサグを生じることがない。集積回路内にクランプ用のコンデンサを形成できるので、集積回路のピン数削減、及び集積回路周辺の外付け部品を削減できる。

【図面の簡単な説明】

【図1】本発明に係るクランプ回路の概略構成を示す回路図。

【図2】図1の構成の一実施例を示す回路図。

【図3】図2の電流オフセット回路の入出力特性を示す特性図。

【図4】図1の構成の他の実施例を示す回路図。

【図5】図1の構成のもう1つの他の実施例を示す回路図。

【図6】従来のクランプ回路を示す回路図。

【図7】図6における差動比較回路の映像期間の等価回路図。

【図8】図6の回路に映像期間に矩形波状パルスが入力された場合の回路各部の信号波形図。

【符号の説明】

1…電流オフセット回路

2…クランプパルス入力端子

3…レベルシフト回路

4…映像信号入力端子

5…映像信号出力端子

Q1、Q2、Q3、Q4…トランジスタ


V1、V2…直流電圧

Cx…クランプ用コンデンサ(サンプル・ホールド用コンデンサ)


Q3、Q4、Q1、Q2…差動比較回路

30 Q2…スイッチ用トランジスタ(スイッチ手段)


【図1】




【図2】




【図7】




【圖 8】



【図 4】



【図5】



【図6】

